Eletrônica digital II

Uma introdução aos flip-flops, os blocos básicos dos circuitos lógicos seqüenciais.

1-) Blocos lógicos elementares  

A tabela abaixo dá o resumo dos blocos elementares para fins de consulta.

Nome	Nome inglês	Símbolo usual	Notação algébrica
E	AND		S = A . B
OU	OR		S = A + B
NÃO	NOT		S = A
OU exclusivo	XOR		S = A Å B
NÃO E	NAND		S = (A . B)
NÃO OU	NOR		S = (A + B)

A função NÃO antes ou depois de outro bloco lógico é representada por um pequeno círculo junto da entrada ou saída. Veja as linhas seguintes. A função OU exclusivo é considerada elementar embora seja, em circuitos práticos, implementada com o uso das anteriores.

2-) Lógica combinatória e lógica seqüencial  

Obs: em algumas publicações, é usado o termo "combinacional" no lugar de combinatório. O autor do website não o encontrou nos dicionários que dispõe e, portanto, prefere não usar.

O exemplo da Fig 1 é um circuito lógico combinatório porque o valor da saída depende apenas da combinação de valores das entradas. Como igualdade booleana é dado por:

S = (A . B) . (C + D).

Por exemplo: se, no circuito acima, a combinação das entradas ABCD for 1100, a saída será sempre 0.

Circuitos combinatórios permitem funções como decodificação, soma, subtração. Entretanto, funções mais avançadas não podem ser implementadas com os mesmos.

O grande avanço da eletrônica digital foi dado pelos circuitos seqüenciais. Num circuito seqüencial, o valor de uma saída depende não somente da combinação de valores das entradas, mas também do valor anterior, isto é, o valor que a saída tinha antes da aplicação da combinação de valores nas entradas.

3-) Lógica seqüencial: o bloco elementar

O bloco elementar da lógica seqüencial é conhecido pelo seu nome em inglês, flip-flop.

Por definição, um flip-flop é um bloco que, conforme Fig 2, contém:

Duas entradas principais, 1 e 2.
Uma entrada de controle (clock), CK.
Duas saídas complementares, Q e Q.
Uma entrada de pré-ajuste (preset), PR (opcional).
Uma entrada de apagamento (clear ou reset), CL (opcional).

Obs: as entradas de controle, pré-ajuste e apagamento serão, a partir de agora, mencionadas pelo seus nomes em inglês por ser prática usual na área.

Existem vários tipos de flip-flops, cuja distinção se faz pelas letras que representam as entradas 1 e 2.

4-) O flip-flop RS básico  

No arranjo da Fig 3, duas portas NÃO E são interligadas por uma realimentação recíproca.

Fica evidente que a realimentação fará o valor da saída depender dos valores das entradas e do valor que tinha antes da aplicação dos valores das entradas.

Para análise, monta-se uma tabela de todos os valores possíveis das entradas e os valores possíveis das saídas antes da aplicação das entradas.

Os valores anteriores das saídas são simbolizados por Qa e Qa.

A análise começa pela suposição que, no momento da aplicação dos valores das entradas, os valores Qa e Qa estão presentes nas saídas.

Nos casos 0 e 1 (azul. S=0 e R=0), os valores das saídas são iguais aos seus anteriores.

Nos casos 2 e 3 (lilás. S=0 e R=1), a situação 3 é impossível (Q não pode ser igual a Q) e pode-se concluir que a saída será forçada para a situação estável (Q=0 e Q=1). E, pelo mesmo motivo, pode-se concluir que, nos casos 4 e 5 (verde. S=1 e R=0), a saída será Q=1 e Q=0.

Nos casos 6 e 7 (vermelho. S=1 e R=1), não há situação estável e devem ser condições impossíveis para este tipo de circuito.

E, portanto, a tabela de verdade para o flip-flop assim construído será conforme abaixo.

5-) Adicionando as entradas de clock, preset e clear

Circuitos seqüenciais recebem em geral informações que mudam com o tempo. Portanto, é conveniente uma forma de controlar o recebimento destas.

Na Fig 4, duas portas E foram colocadas nas entradas do flip-flop do circuito anterior. Se a entrada de clock for 0, temos sempre g=0 e h=0, independente dos valores de S e R. Esta condição equivale aos casos 1 e 2 anteriores e as saídas permanecem nos seus valores prévios.

Se a entrada de clock for 1, temos g=S e h=R e o circuito se comporta como o do item anterior, com a mesma tabela de verdade e o mesmo estado impossível. Assim, a entrada de clock comanda a operação do bloco.

Na Fig 4A foram adicionadas as entradas preset (PR) e clear (CL).

Se ambas forem iguais a 1, o flip-flop opera sem qualquer alteração. Estando a entrada clock em zero, a saída Q assume valor 1 se preset for 0 e 0 se clear for 0. Ou seja, estas entradas permitem definir um valor da saída de forma independente das demais, o que pode ser útil em muitos circuitos.

Os valores de PR e CL não podem ser simultaneamente nulos, pois seria uma condição inválida (Q só pode ter um valor).

6-) O flip-flop JK  

Um circuito com um estado impossível não terá certamente aplicação prática. Para contornar a situação, o tipo JK é o circuito anterior com portas E de 3 entradas conforme Fig 5, isto é, com retorno das saídas para a terceira entrada.

Notar que, à direita da linha vertical vermelha, o arranjo é o mesmo do RS básico e, portanto, os valores informados na tabela de análise abaixo são os correspondentes à tabela de verdade do RS (considerando CK=1. Se nulo, não há qualquer mudança, similar ao item anterior).

Notar que na primeira e sexta linhas as saídas são, conforme tabela do RS, os seus valores anteriores. E a tabela de verdade será:

O resultado da tabela de verdade mostra que o flip-flop JK eliminou o problema do estado impossível da configuração simples RS.

Entretanto, ainda resta um outro: na maioria dos circuitos práticos, a entrada de clock é uma sucessão de pulsos conforme exemplo da Figura 6. Durante o intervalo T (pulso no nível 1) o flip-flop pode mudar de estado se as saídas mudarem. 

Isto pode representar um inconveniente e o ideal seria um controle mais preciso como, por exemplo, no ponto A, transição do nível 1 para 0. E a solução para isto é dada pelo flip-flop mestre-escravo, objeto do próximo item.

7-) Flip-flop mestre-escravo  

A Figura 7 dá o arranjo básico. Na realidade, são dois flip-flops em cascata, o escravo segue o mestre.

Suponha que o clock está inicialmente no nível zero. Nessa condição, o bloco mestre está inativo e variações nas entradas J e K não produzem mudanças na saída.

Quando o clock passa para 1, o circuito escravo é bloqueado, mantendo a saída Q anterior. Variações nas entradas produzem variações em Qm e Qm mas não afetam a saída porque CK é zero.

Quando o clock passa para zero, o mestre é bloqueado e o escravo, liberado. Assim, ele assume a saída correspondente ao estado anterior à transição.

E a tabela de verdade é a mesma do tipo anterior, considerando que as mudanças só ocorrem nas transições de 1 para 0 do clock.

8-) Variações de flip-flops

Um flip-flop tipo T é um JK com as entradas interligadas e, portanto, seus valores só podem ser iguais.

Tabela da verdade:

Um flip-flop tipo D é um JK com uma porta NÃO entre as entradas e, portanto, seus valores só podem ser opostos.

Tabela da verdade:

9-) Aplicações de flip-flops  

As características de manter e interagir com os valores anteriores e do controle pelo clock dão aos flip-flops recursos não disponíveis em circuitos simplesmente combinatórios. Informações podem ser armazenadas, ou melhor, memorizadas e recuperadas no instante adequado. O flip-flop é o bloco básico para operações lógicas avançadas.

Aplicações comuns de flip-flops serão gradativamente inseridas nas atualizações periódicas desta página.

10) Registradores de deslocamento  

Seja o circuito da Fig 10 com 4 flip-flops mestres-escravos ligados em cascata e com clock comum.

Desde que o flip-flop 3 é tipo D e a saída de cada é ligada à entrada do seguinte, os valores presentes nas entradas só podem ser complementares.

Nessas condições, conforme tabela de verdade, os valores das saídas não dependem dos estados anteriores, mas apenas dos valores nas entradas na transição do clock de 1 para 0.

E o circuito atua como um conversor série/paralelo, isto é, uma informação em série aplicada na entrada ES, desde que devidamente sincronizada com os pulsos de clock, será colocada nas saídas S0 a S3 após o 4º pulso de clock.

Observar que, a cada pulso de clock, a informação se desloca da esquerda para a direita, razão do nome registrador de deslocamento.

No exemplo da Fig 11, depois do 4º pulso, a saída será 1001.

11) Conversor paralelo/série  

Um arranjo similar ao registrador de deslocamento pode proporcionar a operação inversa, isto é, a conversão de uma informação paralela em serial. O esquema é dado na Fig 12, com o uso de flip-flops com entradas preset e clear.

Na situação inicial, clear = 1 e habilitar = 0. Para iniciar o processo, dá-se um pulso 0 em clear (zerando todos os flip-flops) e depois um pulso 1 em habilitar.

Quando habilitar = 1, se uma entrada E for 0, o respectivo PR será 1 e o flip-flop terá valor 0 devido à limpeza anterior.

Considerando ainda habilitar = 1, se uma entrada E for 1,

o respectivo PR será 0, o que faz a saída do flip-flop 1. Assim, essa operação transfere os dados das entradas paralelas para os respectivos flip-flops. De forma similar ao item anterior, os pulsos de clock deslocam a informação para a direita e a forma serial estará presente na saída S.